mplementación en FPGA de un sistema totalmente digital de recuperación de reloj

Ingenius: Revista de Ciencia y Tecnología

Daniel Cárdenas¹  Germán Arévalo¹ 

[1] Universidad Politécnica Salesiana;

关键词: Recuperación de la señal de reloj y datos CDR;    FPGA;    DSP;    Sincronización;    Recuperación del tiempo;   

DOI  :  10.17163/ings.n6.2011.03

来源: DOAJ

【 摘 要 】

La recuperación de la señal de reloj y de datos CDR es un subsistema importante de cada dispositivo de comunicaciones dado que el receptor debe recuperar la información exacta del reloj del transmisor, misma que está usualmente codificada dentro de la trama de datos entrante. Se han desarrollado algunas técnicas analógicas para CDR basadas en la teoría de PLLs empleando un VCO externo. Sin embargo, en algunas ocasiones la conexión del núcleo digital (FPGA, DSP) con los componentes externos puede resultar complicada. De este modo, el núcleo digital es también utilizado para solventar la tarea de la recuperación de la señal de reloj mediante técnicas totalmente digitales, sin el uso de un VCO externo. El presente artículo describe un subsistema totalmente digital de recuperación de señal de reloj, implementado en un FPGA.

【 授权许可】

Unknown